Verilog语言的难点是什么？
VerilogHDL是一种硬件描述语言，学习误区最典型的就是认为FPGA设计其实就是verilog设计。FPGA设计本质上是硬件设计，verilog是用来描述电路的。建议参考明德扬点拨FPGA基础视频以及《明德扬点拨FPGA高手进阶》这书。
Verilog hdl语言解读
是等于的意思，他和==的不同就是===不定值X和高阻值Z也比较，全都一样才相等。
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。