看输入设备能否直接与存储器相连,是的话就是以存储器为中心
计算机系统 硬件主机 CPU:运算器与控制器存储器 I/O设备 输入设备输出设备 软件 - 系统软件:用来管理整个计算机系统 - 应用软件:按任务需要编制成的各种程序 第三章 运算方法和运算部件 数据的表示方法和转换机器数正0负1
符号数值化的带符号二进制数,称为机器数。
真值:符号位加绝对值
余三码:在8421码的基础上,把每个编码都加上0011 当两个余三码想加不产生进位时,应从结果中减去0011;产生进位时,应将进位信号送入高位,本位加0011
格雷码:任何两个相邻编码只有1个二进制位不同,而其余3个二进制位相同
8421码 权值从高到低为8、4、2、1 算术运算时,需对运算结果进行修正 方法:如果小于、等于(1001)2,不需要修正;否则加6修正
带符号的二进制数据在计算机中的表示方法及加减法运算原码 1. 定义:最高位为符号位0/1+数值的绝对值形式 2. 特点 (1) 值+0,-0的原码分别为00000、10000,形式不唯一; (2)正数的原码码值随着真值增长而增长,负数的原码码值随着真值增长而减少 (3) n + 1n+1 n+1位原码表示定点整数范围 [ - (2n - 1 ) ,2n - 1 ][-(2^n-1),2^n-1] [-(2n-1),2n-1] 3. 运算:绝对值相加减,由数值大小决定运算结果符号
补码 1. 运算: (1)结果不超过机器所能表示范围时,[X+Y]补=[X]补+[Y]补 (2)减法运算:[X–Y]补=[X+(–Y)]补=[X]补+[–Y]补 2. 结论 (1)负数的补数=模+负数 (2)互为补数的绝对值相加=模 (3)在补数中,减法运算即加法运算 3. 定义 (1)定义法,即[X]补=2·符号位+X (MOD 2) (2)X为正数,则符号0+X的绝对值;X为负数,则X的绝对值取反+1。 4. 特点 (1)数值零的补码表示唯一 (2)正数补码码值随着真值增大而增大,负数补码码值随着真值增大而增大 (3) n + 1n+1 n+1位补码所表示定点整数范围 [ -2n ,2n - 1 ][- 2^n,2^n-1] [-2n,2n-1], n + 1n+1 n+1位补码所表示定点小数范围 [ - 1 , 1 - 2 - n ][-1,1-2-n] [-1,1-2-n]
反码
移码 - 移码与补码的表示范围相同, - 一个真值的移码和补码仅仅相差一个符号位。无论正负。 - 移码保持了数据原有的大小顺序,移码大真值就大,移码小,真值就小。
补,反,原,移码的相互转换原码:正数是其二进制本身;负数是符号位为1,数值部分取X绝对值的二进制。
反码:正数的反码和原码相同;负数是符号位为1,其它位是原码取反。
补码:正数的补码和原码,反码相同;负数是符号位为1,其它位是原码取反,未位加1。或者从最后开始数,遇到第一个“1”,除第一个“1”不变,前面数字分别取反
移码:将符号位取反的补码(不区分正负)
反码-》原码 方法:符号位不变,正数不变,负数数值部分取反。
补码-》原码 方法1:正数不变,负数数值部分求反加1。 方法2:串行转换
移码-》原码 方法:移码转换为补码,再转换为原码
数据从补码和反码表示形式转换成原码: 自低位开始转换,从低位向高位,在遇到第一个1之前,保存各位的0不变,第一个1也不变,以后得各位按位取反,最后保持符号位不变,经历一遍后,即可得到补码
定点数和浮点数定点数:小数点固定在某个位置上的数据
浮点数:根据IEEE754国际标准,常用的浮点数有两种格式 1. 单精度(32位)=8位阶码+24位尾数 单精度浮点数(32位),阶码8位(含一位符号位),尾数24(含一位符号位),取值范围:-2的127次方~(1-2的-23次方)*2的127次方 2. 双精度(64位)=11位阶码+53位尾数 双精度浮点数(64位),阶码11位(含一位符号位),尾数53位(含一位符号位),取值范围:-2的1023次方~(1-2的-52次方)*2的1023次方
为了保证数据精度,尾数通常用规格化形式表示:当R=2,且尾数值不为0时,其绝对值应大于或等于(0.5)10
浮点数加法:对阶,尾数相加减,规格化操作(规则简化是符号位和数值最高位不同,即00.1xxxx或11.0xxxx),舍入,检查阶码溢出。
x = -1011,y = 0101,求(x-y)补
解:[x]原=1,1011,[x]补=1,0101
[y]原=0,0101,[y]补=0,0101,[-y]补=1,1011
[x-y]补=1,0101+1,1011=1,0000
原码乘法的原理:操作数绝对值相乘,符号单独处理(由两原码符号位异或决定,相同为0,不同为1)
浮点数:阶码决定取值范围,尾数决定精度
第四章 主存储器主存储器处于全机中心低位
辅助存储器或称为外存储器,通常用来存放主存的副本和当前不在运行的程序和数据
主存储器的主要技术指标 主存容量:主存储器存储单元的总数存取速度:由存储器存取时间和存储周期表示存储器存取时间:启动一次存储器操作(读/写)到完成该操作所经历的时间存储周期:连续启动两次独立的存储器操作所间隔的最小时间 存储器相关概念 一个16K×8位的存储器,其地址线14条和数据线8条控制存储器存放的是微程序虚拟存储器管理的目的是:扩大程序空间静态RAM存储单元采用触发器电路存储信息动态RAM存储单元采用电容存储信息Cache一般采用静态RAM实现Cache命中率h因素-程序行为,块大小,Cache容量和组织方式 存储器的组成与控制存储器容量扩展
位扩展:用多个存储器芯片对字长进行扩充:字扩展:增加存储器中字的数量,提高存储器的寻址范围字位扩展,假设一个存储器的容量为M×N位,若使用L×K位存储器芯片,那么,这个存储器共需要(M/L)×(N/K)个存储器芯片![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/8adfe7061ba85faa8a18a6271c026e21.png)
精简指令系统计算机(RISC)——用于小型机 复杂指令系统计算机(CISC)——用于大型机
20世纪70年代末人们提出了便于VLSI实现的精简指令系统计算机,简称RISC,同时将指令系统越来越复杂的计算机称为复杂指令系统计算机,简称CISC
指令系统采用不同寻址方式的目的是:缩短指令长度,扩大寻址空间,提高编程灵活 性RISC三要素:1. 有限的简单的指令集 2. CPU配备大量寄存器 3. 强调对指令流水线 的优化( RISC机器一定是流水CPU)不需要访存的是立即寻址,在指令的地址字段中,直接指出操作数本身的寻址方式, 称为立即寻址 指令分类-按照功能分类 数据传送指令:存数取数指令,传送指令,成组传送,字节交换,清累加器AC,堆栈指令等。算术逻辑运算指令:实现数据信息的加工,代码的转换、判断等程序控制指令:控制指令的转向I/O指令:其他指令:PSW的置位、复位,测试指令,堆栈指令,特权指令,停机指令,控制台指令等。 指令分类-按照操作码分类字和双字是所占的内存位不一样,字16位,双字32位,不同的类型数字采用不同的指令了。简单说单字长指令操作16位内存数据,如整数,字等:;数字指令操作32位内存数据,如双整,双字,实数等
单字长一般是16位,双字长一般是32位,三字长一般为48位。
微命令–》微指令–》微程序 A–》B表示由A组成B
控制部件通过控制线向执行部件发出各种控制命令,通常这种控制命令叫做微命令,是最小单位,组成微指令,而执行部件接受微命令后所执行的操作就叫做微操作。 在机器的一个CPU周期中,一组实现一定操作功能的微命令的组合,构成一条微指令 事实上一条机器指令的功能是由许多条微指令组成的序列来实现的。这个微指令序列通常叫做微程序。
控制存储器:微程序一般是存放在专门的存储器中的,由于该存储器主要存放控制命令(信号)与下一条执行的微指令地址(简称下址)存储单元内容 (1)微指令的控制信号——控制位 (2)下条微指令的地址——下址字段执行一条指令实际上就是执行一段存放在控制存储器中的微程序 微程序设计技术如何缩短微指令字长 - 直接控制法(容量太小):每一位代表一个控制信号,直接送往相应的控制点 - 字段直接编译法:选出互斥的微指令,每个字段都要留出一个代码,表示本段不发出任何指令(000) - 字段间接编译法:指令之间相互联系的情况,译码输出端要兼由另一字段中的某些微命令配合解释 - 常熟源字段E(了解)
微指令格式:
水平型微指令:采用长格式,一条微指令能控制数据通路中多个功能部件并行操作。其一般格式如下: 控制字段 判别测试字段 下地址字段。
垂直型微指令:采用短格式,一条微指令只能控制一两种操作。
水平型微指令与垂直型微指令的比较: (1)水平型微指令并行操作能力强,指令高效,快速,灵活,垂直型微指令则较差。 (2)水平型微指令执行一条指令时间短,垂直型微指令执行时间长。 (3)由水平型微指令解释指令的微程序,有微指令字较长而微程序短的特点。垂直型微指令则相反。 (4)水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,相对来说,比较容易掌握。
总结:水平型微指令一指多用,长度虽长但并行性高,速度快,够灵活;垂直型微指令单指单用,长度虽短但效率低,并行性差,指令数多。
第七章 总线系统介绍总线的基本概念,总线的连接方式,总线接口,总线的仲裁、定时及事务类型,PCI、ISA等总线。
总线的概念 总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路。总线带宽:指总线本身所能达到的最高传输速率。 单处理器的总线类型: 内部总线:CPU芯片内部连接各寄存器及运算器等部件之间的总线。速度极高系统总线:CPU同计算机系统的其他高速功能部件,如存储器、通道等互连的总线。包括地址、数据和控制信号线,电源线等,速度较快I/O总线:多台计算机之间,或计算机与一些I/O设备之间的连接总线。一般包括数据线和控制线。速度较低 总线上信息传送过程的五个阶段:请求总线→总线仲裁→寻址→信息传送→状态返回
集中式仲裁由中央仲裁器(总线控制部件)对主方的总线请求信号(BR)进行裁决,并送出总线授 权信号(BG)。BS是总线状态(是否忙), 也写作BB。 (1) 计数器定时查询方式 在BS=0时,请求总线的设备,若其地址与计数值一致时, BS置“1”,获得了总线使 用权,并中止计数查询。 (2) 独立请求方式 每个设备均有一对BR和BG线,通过自身的BRi线请求,由中央仲裁器经判优发出 BGi以使优先设备获得总线使用权。 (3) 链式查询方式BG按优先级由高至低依次传送的总线查询方式
分布式仲裁分布式仲裁:以优先级仲裁策略为基础,主方它们有总线请求时,把各自惟一的仲裁 号发送到共享的仲裁总线上,由各自的仲裁器比较,留大撤小,获胜者的仲裁号保留 在仲裁总线上。
总线结构总线结构 : 1)数据传送总线: 由地址线、数据线、控制线组成。 2)仲裁总线: 包括总线请求线和总线授权线。 3)中断和同步总线:用于处理带优先级的中断操作,包括中断请求线和中断认可 线。 4)公用线:包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号 线等。
最后:其他的重要概念 程序中断处理过程:中断源的中断请求,中断响应,中断处理,中断返回DMA方式传输数据时,每传送一个数据,就要占用一个存储周期溢出判定:单符号位的判溢 :两操作数同号且和数的符号与操作数的符号不同双符号位的判溢: 01/10 动态RAM存储信息依靠的是:电容电荷半导体存储器分为:动态存储器&静态存储器