北京大学人工智能研究院类脑智能芯片研究中心李萌助理教授和集成电路学院王润声教授团队在2023年国际电子设计与测试领域顶级会议Design, Automation and Test in Europe（DATE）上发表论文的《Accurate yet Efficient Stochastic Computing Neural Acceleration with High Precision Residual Fusion》的介绍。该论文提出了一种基于随机计算的神经网络加速器，通过协同设计、优化神经网络与加速器芯片，在低精度随机计算卷积运算中融合高精度残差连接，有效提升了推理准确率（9.43%），并且几乎不增加额外的硬件开销（仅1.3%）。

随着深度神经网络（DNN）研究的不断发展，神经网络模型推理智能物联网设备上得到广泛应用，涵盖图像识别、视频处理、自然语言处理等多个任务。然而，随着DNN模型的发展，的网络参数和计算量快速增加，给计算和存储受限的边缘设备带来了新的挑战。随机计算（SC）作为一种基于概率计算的计算方法被提出，其通过使用比特流代替传统二进制编码进行计算，有望实现高面积效率的算术电路和很好的容错性，非常适合用于边缘计算的神经网络加速。

随机计算（SC）用于网络加速的相关研究已经有许多，研究者们通过优化乘法器或整体电路使SC网络加速的性能显著提升。而即便如此，之前的工作仍然面临着推理效率和准确率的本征矛盾：算术运算精度的提高虽然能够提升推理准确率，但会导致硬件计算代价指数级增长；相反，降低算术运算精度能提升计算效率，但会直接降低推理的准确率。

如图1所示，用短比特流（例如2比特）的低精度随机计算电路非常高效，但造成了10%准确率降低；而尽更长的比特流可以提高精度，却需要承担3到10倍的硬件开销代价。

图1. 随机计算（SC）推理准确率与电路效率随比特流长度的变化趋势

针对以上SC电路面临的无法兼顾神经网络推断准确率和电路效率的问题，