导航菜单
首页 >  xilinx fpga原理与实践考试  > Xilinx FPGA原理与实践

Xilinx FPGA原理与实践

目录:前言第1 章FPGA基础及电路设计 11. 1FPGA 基础及7 系列FPGA 基本原理 11. 1. 1FPGA 概述 11. 1. 2FPGA 基本逻辑结构 21. 1. 37 系列FPGA CLB 41. 1. 47 系列FPGA 的IOB 81. 1. 57 系列FPGA 及7a35tftg256 ̄1 特性 91. 2FPGA 电路设计 111. 2. 1FPGA 的BANK 电路 111. 2. 2LED 驱动电路 131. 2. 3拨码开关电路 131. 2. 4按键电路 141. 2. 5七段数码管驱动电路 151. 2. 6VGA 显示驱动电路 171. 2. 7RS ̄232 驱动电路 191. 2. 8配置电路 201. 2. 9XADC 接口和扩展接口 22习题 24第2 章Verilog HDL 语言与Vivado 252. 1Verilog HDL 基本结构 252. 1. 1一个简单的组合逻辑实例 252. 1. 2一个简单的时序逻辑实例 272. 1. 3Verilog HDL 结构要求 282. 2数据类型及变量、常量 292. 2. 1逻辑值和常量 302. 2. 2线网型变量wire 302. 2. 3寄存器类型reg 312. 2. 4符号常量 32

2. 2. 5存储器型变量 322. 3运算符 332. 3. 1算术运算符 332. 3. 2逻辑运算符 332. 3. 3按位运算符 342. 3. 4关系运算符 342. 3. 5等式运算符 352. 3. 6缩减运算符 352. 3. 7移位运算符 352. 3. 8条件运算符和拼接运算符 362. 3. 9运算符的优先级 372. 4语句 372. 4. 1赋值语句、结构说明语句、阻塞与非阻塞 382. 4. 2条件语句 412. 4. 3循环语句 432. 5Vivado 初步 462. 5. 1Vivado 获取和安装 472. 5. 2Vivado 主界面 47习题 50第3 章组合逻辑电路与Vivado 进阶 513. 1我的第一个工程———多数表决器 513. 1. 1多数表决器的分析和逻辑实现 513. 1. 2多数表决器的工程创建 523. 1. 3多数表决器的Verilog HDL 源文件创建 563. 1. 4多数表决器的Verilog HDL 代码实现及RTL 分析 583. 1. 5综合 593. 1. 6约束 603. 1. 7实现 623. 1. 8仿真 633. 1. 9编程和调试 653. 23 ̄8 译码器设计和IP 核 703. 2. 1译码器的实现 703. 2. 2译码器IP 核生成 753. 3调用IP 核实现多数表决器 783. 3. 1使用74x138 实现多数表决器的设计 783. 3. 2构建新工程并调用IP 核 78习题 83目录Ⅶ第4 章时序逻辑电路FPGA实现 844. 1时钟同步状态机的设计 844. 1. 1时钟同步状态机及其设计流程 844. 1. 2时钟同步状态机设计方法构建序列发生器 864. 1. 3状态图直接描述法实现序列发生器 904. 2同步计数器74x163 的实现 944. 3移位寄存器的实现和应用 974. 3. 174x194 的实现 974. 3. 2使用74x194IP 核实现11001 序列发生器 100习题 104第5 章FPGA基本实践 1055. 1流水灯实践 1055. 1. 1流水灯的关键设计 1055. 1. 2流水灯工程的Vivado 实现 1065. 2数码管动态显示实践 1115. 2. 1数码管动态显示原理分析 1115. 2. 2数码管动态显示设计 1125. 2. 3数码管动态显示工程的Vivado 实现 1135. 2. 4数码管动态显示IP 核设计与实现 1175. 2. 5调用IP 核实现动态显示 1205. 3VGA 显示的实现 1235. 3. 1VGA 显示基本原理 1235. 3. 2VGA 显示设计与实现 125习题 132第6 章FPGA综合实践 1336. 1电子秒表的设计与实现 1336. 1. 1按键消抖 1336. 1. 2秒表综合设计 1366. 2UART 串行接口设计及通信实现 1426. 2. 1异步串行接口原理分析 1426. 2. 2波特率及其他时钟信号发生模块设计 1436. 2. 3串行发送程序设计 1456. 2. 4串行接收程序设计 1486. 2. 5串行通信顶层程序设计 1526. 2. 6串行通信功能测试 153习题 155ⅧXilinx FPGA 原理与实践———基于Vivado 和Verilog HDL第7 章FPGA 进阶——XADC、BRAM原理及电压表、示波器设计 1567. 1XADC 基本结构及寄存器 1567. 1. 1XADC 逻辑结构 1567. 1. 2XADC 对外连接说明 1567. 1. 3XADC 端口 1597. 1. 4XADC 状态寄存器和控制寄存器 1607. 1. 5操作模式 1667. 1. 6XADC 操作时序 1677. 2应用XADC 实现多路电压采集及显示 1687. 2. 1生成XADC IP 核实例 1687. 2. 2使用XADC IP 核实现XADC 序列模式访问模块 1717. 2. 3A/ D 序列采集和显示实现 1757. 2. 4序列采集及显示测试 1797. 3应用XADC 及BRAM 实现多通道示波器 1817. 3. 1块存储器BRAM 原理 1817. 3. 2块内存生成IP 的使用和仿真验证 1867. 3. 3多通道示波器的设计思路 1927. 3. 4显示内存设计及其访问模块构建及仿真 1937. 3. 5波形发生器模块设计及仿真 1967. 3. 6VGA 显示驱动模块设计及仿真 2027. 3. 7加入逻辑分析仪模块及顶层模块实现 2067. 3. 8功能测试 209习题 209附录 211附录Axc7a35tftg256 ̄1 引脚说明 211附录B口袋实验板资源 218附录C实验或课程设计教学安排 229附录D分章节代码汇总 230附录EA 型实验板参考约束文件 232参考文献 236

相关推荐: