一、相关术语 BST（Boundary Scan Test）边界扫描测试CAD（Computer Aided Design） 计算机辅助设计CAE（Computer Aided Engineering） 计算机辅助工程CLB（Configurable Logic Block） 可配置逻辑块CPLD（Complex Programmable Logic Device） 复杂可编程逻辑器件EAB（Embedded Array Block） 嵌入式阵列块EDA（Electronic Design Automation） 电子设计自动化FPGA（Field Programmable Gate Array） 现场可编程门阵列GAL（Generic Array Logic） 通用阵列逻辑HDL（Hardware Description Language）硬件描述语言ISP（In-System Programmable） 在系统可编程IP（Intellectual Property） 知识产权JTAG（Joint Test Action Group） 联合测试行动组LAB（Logic Array Block） 逻辑阵列块LE（Logic Element） 逻辑单元LUT（Look-Up Table） 查找表PAL（Programmable Array Logic） 可编程阵列逻辑PLA（Programmable Logic Array） 可编程逻辑阵列PLD（Programmable Logic Device） 可编程逻辑器件RAM（Random Access Memory） 随机存取储存器ROM（Read Only Memory） 只读存储器SRAM（Static Random Access Memory） 静态随机存储器SoC（System on Chip） 系统芯片Verilog HDL Verilog硬件描述语言 二、数据类型与表达式 数据运算与表达式 整数除法 截断所有小数部分 7/4=1；
模操作 讲求出与第一个操作数符号相同的余数 7%4=3 -7%4=-3
“==”与“===”的区别： ==两个数逻辑值做比较，结果可能是x；
===按位进行比较，结果只能为1或者0；
^A：若A中有偶数个1，则结果为0 三、FPGA/CPLD器件 按集成度分类 
四种SPLD器件的区别 
按结构分类 （1）基于乘积项结构的PLD器件 所有的低密度PLD器件——PROM/PLA/PAL/GAL/EPLD/绝大多数CPLD 特点：与或阵列结构；掉电数据不丢失; 容量小
（2）基于查找表结构的PLD器件 绝大多数FPGA器件 特点：SRAM结构；掉电数据丢失，需外挂存储器; 容量大
FPGA的原理与结构 查找表结构
四、verilog语法 在always中被赋值的变量一定要定义成reg类型
任务 
任务的定义与调用须在一个module模块内。定义任务时，没有端口名列表，但需要紧接着进行输入输出端口和数据类型的说明。当任务被调用时，任务被激活。任务的调用与模块调用一样通过任务名调用实现，调用时，需列出端口名列表，端口名的排序和类型必须与任务定义中的相一致。一个任务可以调用别的任务和函数，可以调用的任务和函数个数不限。 函数 
函数的定义与调用须在一个module模块内。函数定义必须在调用之前。 函数只允许有输入变量且必须至少有一个输入变量，输出变量由函数名本身担任，在定义函数时，需对函数名说明其类型和位宽。 定义函数时，没有端口名列表，但调用函数时，需列出端口名列表，端口名的排序和类型必须与定义时的相一致。这一点与任务相同 函数可以出现在持续赋值assign的右端表达式中。 函数不能调用任务，而任务可以调用别的任务和函数，且调用任务和函数个数不受限制。 任务与函数的比较 
顺序执行与并发执行 两个或